半導体記憶装置及びメモリシステム

Abstract

【課題】処理能力を向上できる半導体記憶装置及びメモリシステムを提供すること。【解決手段】実施形態に係るメモリシステムは、半導体記憶装置とコントローラとを備える。半導体記憶装置は、第1及び第2ビットに対応した第1及び第2ページを記憶可能な第1メモリセルアレイと、第1乃至第3キャッシュとを備え、第1コマンドに応じて、第1及び第2ページを書き込む。コントローラは、第1ページに対応する第1アドレス信号を送信する前に、第2ページに対応する第2アドレス信号を送信可能である。半導体記憶装置は、第1アドレス信号に応じて、第1ページを第2キャッシュに保持し、第2アドレス信号に応じて、第2ページを第3キャッシュに保持する。【選択図】図6
【課題】処理能力を向上できる半導体記憶装置及びメモリシステムを提供すること。 【解決手段】実施形態に係るメモリシステムは、半導体記憶装置とコントローラとを備える。半導体記憶装置は、第1及び第2ビットに対応した第1及び第2ページを記憶可能な第1メモリセルアレイと、第1乃至第3キャッシュとを備え、第1コマンドに応じて、第1及び第2ページを書き込む。コントローラは、第1ページに対応する第1アドレス信号を送信する前に、第2ページに対応する第2アドレス信号を送信可能である。半導体記憶装置は、第1アドレス信号に応じて、第1ページを第2キャッシュに保持し、第2アドレス信号に応じて、第2ページを第3キャッシュに保持する。 【選択図】図6
PROBLEM TO BE SOLVED: To provide a semiconductor memory device and memory system capable of improving processing capacity.SOLUTION: A memory system of an embodiment includes a semiconductor memory device and a controller. The semiconductor memory device includes a first memory array in which first and second pages corresponding to first and second bits can be stored and first to third caches, and writes the first and second pages according to a first command. The controller can transmit a second address signal corresponding to the second page before transmitting a first address signal corresponding to the first page. The semiconductor memory device holds the first page in the second cache according to the first address signal, and stores the second page in the third cache according to the second address signal.SELECTED DRAWING: Figure 6

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle